2017-2018学年第二学期
电气15《DSP技术与应用》 课程期末考试A卷答案
一、名词解释（共4小题，每题6分，满分24分）
1、答：
在C54x的数据存储空间中，前80H个单元(数据页0)包含有的CPU寄存器和片内外设寄存器。这些寄存器全部映射到数据存储空间，所以也称作存储器映像寄存器MMR。采用寄存器映射的方法，可以简化CPU和片内外设的访问方式，使程序对寄存器的存取、累加器与其他寄存器之间的数据交换变得十分方便。
C5402的CPU寄存器共有27个，映射到数据存储空间的地址为0x0000H-0x001FH,主要用于程序的运算处理和寻访方式的选择及设定。CPU访问这些寄存器时，不需要插入等待时间。
2、答：
标准同步串行口SP是一个高速、全双工、双缓冲的串行口，提供了与编码器、AD转换器等串行设备之间的通信，可实现数据的同步发送和接收，能完成8位字或16位字的串行通信。如果一个芯片有多个同步串行口，则它们具有相同的结构和特性，彼此相互独立。
每个串行口都带有用干发送数据的发送数据寄存器DXR和发送移位寄存器XSR以及用于接收数据的接收数据寄存器DRR和接收移位寄存器RSR，井能以1/4机器周期频率(CLKOUT)工作。在进行数据的接收和发送时，串行口能产生可屏蔽的收、发中断(RINT和XINT)，通过软件来管理数据的接收和发送。整个过程由串行口控制寄存器SPC控制。
3、答：
McBSP是一个高速、全双工、多通道缓冲串行接口，可以直接与其他C54x,编码器以及系统中的其他串口器件通信。它可以提供全双工通信、连续数据流的双缓冲数据寄存器、接收和发送独立的帧和时钟信号。可以直接与T1/E1帧接口。
McBSP在外部通道选择电路的控制下，采用分时的方式实现多通道串行通信，与以前的串行口相比，具有很大的灵活性:
①串行口的接收、发送时钟既可由外部设备提供，也可由内部时钟提供
②帧同步信号和时钟信号的极性可编程
③信号的发送和接收既可单独运行，也可结合在一起配合工作
④McBSP的串行口可由CPU控制运行，也可以脱离CPU通过直接内存的读取操作来单独运行
⑤具有多通道通信能力，可达128个通道
⑥数据的宽度可在8, 12, 16, 20, 24和32位中选择，并可对数据进行A律和μ律压缩和扩展。
4、答：
可编程分区转换逻辑也称为可编程存储器(段)转换逻辑。当访问过程跨越程序或数据存储器边界时，可编程分区转换逻辑会自动插入一个周期。当存储过程由程序存储器转向数据存储器时，也会插入一个周期。这一附加周期可以使存储器在其他器件驱动总线之前允许存储器释放总线，以避免总线竞争。转换的存储块的大小由存储器转换寄存器(BSCR)确定。
二、简答题（共8小题，每小题7分，满分56分）
1、答：
改进型的哈佛结构是采用双存储空间和数条总线，即一条程序总线和多条数据总线。其特点如下：
① 允许在程序空间和数据空间之间相互传送数据,使这些数据可以由算术运算指令直接调用,增强芯片的灵活性；
② 提供了存储指令的高速缓冲器（cache）和相应的指令,当重复执行这些指令时,只需读入一次就可连续使用，不需要再次从程序存储器中读出,从而减少了指令执行作需要的时间。
2、答：
微处理器MPU是一种执行智能定向控制任务的通用处理器，它能很好地执行智能控制任务，但是对数字信号的处理功能很差。DSP处理器具有高速的数字信号处理能力。 在许多应用中均需要同时具有智能控制和数字信号处理两种功能。将DSP和微处理器结合起来，可简化设计，加速产品的开发，减小PCB体积，降低功耗和整个系统的成本。
3、答：
当完成系统的软、硬代设计和调试后，将进入系统的集成和调试阶段。所谓系统的集成是将软硬件结合组装成台样机，并在实际系统中运行，以评估样机是否达到所要求的性能指标。若系统测试结果符合指标，则样机的设计完成。在实际的测试过程中，由于软、硬件调试阶段的环境是模拟的，所以在系统侧试中往往会出现一些精度不够、稳定性不好等问题。对于这种情况，一般通过修改软件的方法来解决。如果仍无法解决，则必须调整硬件，此时的问题就比较严重了。
4、答：
程序总线PB主要用来传送取自程序存储器的指令代码和立即操作数。程序总线既可以将程序空间的操作数据(如系数表)送至数据空间的目标地址中，以实现数据移动，也可以将程序空间的操作数据传送至乘法器和加法器中，以便执行乘法-累加操作。程序总线的这种功能与双操作数的特性相结合，可支持在一个周期内执行3操作数指令，如FIRS指令。
5、答：
C54x的地址总线共有4组，分别为PAB, CAB, DAB和EAB, 主要用来提供执行指令所需的地址。
C54x可以利用辅助寄存器算术运算单元（ARAU0和ARAU1），在一个周期内产生两个数据存储器的地址。
C54x还为片内通信提供了片内双向总线，用于寻址片内外围电路。这组双向总线通过CPU接口内的总线交换器与DB总线和EB总线连接。利用这组总线进行读/写操作，需要2个或更多的周期，具体时间取决于外围电路的结构。
6、答：
ALU的饱和逻辑可以对运算结果进行溢出处理。当发生溢出时，将运算结果调整为最大正数(正向溢出)或最小负数(负向溢出)。这种功能对滤波器计算非常有用。
当运算结果发生溢出时:
①若OVM=0，则对ALU的运算结果不进行任何调整，直接送入累加器。
②若OVM=1,则需对ALU的运行结果进行调整。
当正向溢出时，将32位最大正数007FFFFFFFH装入累加器;
当负向溢出时，将32位最小负数FF80000000H装入累加器
③状态寄存器ST0中与目标累加器相关的溢出标志OVA/OVB被置1,
用户可以用SAT指令对累加器进行饱和处理，而不必考虑OVM值。溢出发生后，溢出标志位OVA/OVB被置1.直到复位或执行溢出条件指令。
7、答：
CSSU单元主要完成累加器的高阶位与低阶位之间最大值的比较，即选择累加器中较大的字，并存储在数据存储器中。其工作过程如下:
①比较电路COMP将累加器A或B的高阶位与低阶位进行比较。
②比较结果分别送入状态转移寄存器TRN和状态寄存器的TC位中，记录比较结果以便程序调试。
③比较结果送入写选择电路，选择较大的数据;
④将选择的数据通过总线EB存入指定的存储单元。
8、答：
(1) MP/
当MP/
当MP/
(2) OVLY控制位用来决定程序存储空间片内和片外的分配以及是否使用内部DARAM。
当OVLY=0时，0000H-3FFFH全部定义为外部程序存储空间。程序存储空间不使用内部DARAM，此时内部DARAM只作为数据存储器使用。
当OVLY= 1时，0000H-007FH保留，程序无法占用。0080H-3FFFH定义为内部DARAM。即内部DARAM同时被映射到程序存储空间和数据存储空间。
三、问答题（共2小题，每小题10分，满分20分）
1、答：
1．按基础特性分类
这种分类是依据DSP芯片的工作时钟和指令类型进行的。可分为静态DSP芯片和一致性DSP芯片。如果有两种或两种以上的DSP芯片，它们的指令集和相应的机器代码及管脚结构相互兼容，则这类DSP芯片被称之为一致性的DSP芯片。
2. 按用途分类
按照用途，可将DSP芯片分为通用型和专用型两大类。
通用型DSP芯片：一般是指可以用指令编程的DSP芯片，适合于普通的DSP应用，具有可编程性和强大的处理能力，可完成复杂的数字信号处理的算法。
专用型DSP芯片：是为特定的DSP运算而设计，通常只针对某一种应用，相应的算法由内部硬件电路实现，适合于数字滤波、FFT、卷积和相关算法等特殊的运算。主要用于要求信号处理速度极快的特殊场合。
3．按数据格式分类
根据芯片工作的数据格式，按其精度或动态范围，可将通用DSP划分为定点DSP和浮点DSP两类。
若数据以定点格式工作的——定点DSP芯片。
若数据以浮点格式工作的——浮点DSP芯片。 不同的浮点DSP芯片所采用的浮点格式有所不同，有的DSP芯片采用自定义的浮点格式，有的DSP芯片则采用IEEE的标准浮点格式。
2、答：
①若是两个有符号数相乘，则在进行乘法运算之前，先对两个16位乘数进行符号位扩展，形成17位有符号数后再进行相乘。扩展的方法是:在每个乘数的最高位前增加一个符号位，其值由乘数的最高位决定。
②若是两个无符号数相乘，则在两个16位乘数的最高位前面添加“0”，扩展为17位乘数后再进行乘运算。
③若是有符号数与无符号数相乘，则有符号数在最高位前添加1个符号位，其值由最高位决定，而无符号数在最高位前面添加“0”，然后两个操作数相乘。
由于乘法器在进行两个16位二进制补码相乘时会产生两个符号位，为提高运算精度，在状态寄存器ST1中设置了小数方式控制位FRCT。当FRCT=1时，乘法结果左移位，消去多余的符号位，相应的定标值加1。